AMD Ryzen 3000 'Zen 2' BIOS-analys avslöjar nya alternativ för överklockning och tweaking



AMD will launch its 3rd generation Ryzen 3000 Socket AM4 desktop processors in 2019, with a product unveiling expected mid-year, likely on the sidelines of Computex 2019. AMD is keeping its promise of making these chips backwards compatible with existing Socket AM4 motherboards. To that effect, motherboard vendors such as ASUS and MSI began rolling out BIOS updates with AGESA-Combo 0.0.7.x microcode, which adds initial support for the platform to run and validate engineering samples of the upcoming 'Zen 2' chips.

Vid CES 2019 avslöjade AMD mer tekniska detaljer och en prototyp av en tredje generationens Ryzen socket AM4-processor. Företaget bekräftade att det kommer att implementera en multi-chip-modul (MCM) -konstruktion även för deras mainstream-desktop-processor, där det kommer att använda en eller två 7 nm 'Zen 2' CPU-kärnklipp, som talar med en 14 nm I / O-controller dör över Infinity Fabric. De två största komponenterna i IO-formen är PCI-Express-rotkomplexet och den allt viktiga dual-channel DDR4-minneskontrollern. Vi ger dig aldrig tidigare rapporterade detaljer om den här minneskontrollern. AMD har två stora skäl att ta MCM-rutten för även sin mainstream desktop-plattform. Den första är att den låter dem blanda och matcha teknik för kiselproduktion. AMD-bönräknare anser att det är mer ekonomiskt att bygga bara de komponenterna på en krympad 7 nanometer-produktionsprocess, vilket kan dra nytta av krympningen; nämligen CPU-kärnorna. Andra komponenter som minneskontrollern kan fortsätta byggas på befintliga 14 nm teknologier, som nu är mycket mogna (= kostnadseffektiva). AMD tävlar också med andra företag om sin andel av 7 nanometerallokering vid TSMC.

Den 14 nm I / O-kontrollen dör kunde i teorin hämtas från GlobalFoundries för att hedra skivleveransavtalet. Det andra stora skälet är nedskalningens ekonomi. AMD förväntas öka CPU-kärnantalet utöver 8 och att klämma 12-16 kärnor på en enda 7 nm platta kommer att göra utskärning av billigare SKU: er genom att inaktivera kärnor dyra, eftersom AMD inte alltid skördar matriser med felaktiga kärnor. Dessa mellanklassiga SKU: er säljer i högre volymer, och utöver en punkt tvingas AMD att inaktivera perfekt funktionella kärnor. Det är mer meningsfullt att bygga 8-kärnor eller 6-kärniga chipletter, och på SKU med 8 kärnor eller färre, fysiskt använder bara en chiplet. På detta sätt maximerar AMD sitt utnyttjande av dyra 7 nm skivor. Nackdelen med detta tillvägagångssätt är att minneskontrollern inte längre är fysiskt integrerad med processorkärnorna. Tredje generationens Ryzen-processor (och alla andra Zen 2-processorer) har därför en 'integrerad-diskret' minneskontroller. Minneskontrollern är fysiskt belägen i processorn, men finns inte på samma kiselbit som CPU-kärnorna. AMD är inte den första att komma med en sådan kontrast. Intels första generationens Core 'Clarkdale' -processor tog en liknande väg, med CPU-kärnor på en 32 nm matris, och minneskontrollern plus en integrerad GPU på en separat 45 nm matris.

Intel använde sin Quick Path Interconnect (QPI), som var den senaste tiden. AMD utnyttjar Infinity Fabric, dess senaste skalbar sammankoppling med hög bandbredd som är starkt implementerad på produkterna 'Zen' och 'Vega'. Vi har lärt oss att med 'Matisse' kommer AMD att introducera en ny version av Infinity Fabric som erbjuder två gånger bandbredd jämfört med den första generationen, eller upp till 100 GB / s. AMD behöver detta eftersom en enda I / O-kontroller måste nu gränssnitt med upp till två 8-kärniga CPU-matriser och upp till 64 kärnor i deras 'EPYC' -server SKU.

Vår bosatta Ryzen Memory Guru Yuri '1usmus' Bubliy tittade riktigt noga på en av dessa BIOS-uppdateringar med AGESA 0.0.7.x och hittade flera nya kontroller och alternativ som kommer att vara exklusiva för 'Matisse', och eventuellt nästa generation Ryzen Threadripper-processorer. AMD har ändrat CBS-avsnittets titel från 'Zen Common Options' till 'Valhalla Common Options.' Vi har sett detta kodnamn på webben ganska mycket under de senaste dagarna, associerat med 'Zen 2.' Vi har lärt oss att 'Valhalla' kan vara kodnamnet på plattformen som består av en 3: e generationens Ryzen 'Matisse' AM4-processor och dess följeslagare AMD 500-serie chipsetbaserade moderkort, särskilt efterträdaren till X470 som utvecklas internt av AMD i motsats till inköp från ASMedia.

När du gör allvarligt minne överklockning kan det hända att Infinity Fabric inte klarar av den ökade minneshastigheten. Kom ihåg att Infinity Fabric körs med en frekvens som är synkroniserad med minnet. Till exempel, med DDR-3200-minne (som går vid 1600 MHz), fungerar Infinity Fabric på 1600 MHz. Detta är standard för Zen, Zen + och även Zen 2. Till skillnad från tidigare generationer erbjuder det nya BIOS UCLK-alternativ för 'Auto', 'UCLK == MEMCLK' och 'UCLK == MEMCLK / 2'. Det sista alternativet är nytt och kommer att vara praktiskt när du överklockar minnet, för att uppnå stabilitet, men till en kostnad av Infinity Fabric bandbredd.

Precision Boost Overdrive kommer att få mer finkornig kontroll på BIOS-nivå, och AMD gör betydande förändringar av denna funktion för att göra inställningen av boost mer flexibel och förbättra algoritmen. Tidigare adoptörer av AGESA Combo 0.0.7.x på AMD 400-serien chipset moderkort märkte att PBO bröt eller blev buggy på sina maskiner. Detta beror på dålig integration av den nya PBO-algoritmen med den existerande en som är kompatibel med 'Pinnacle Ridge.' AMD implementerade också 'Core Watchdog', en funktion som återställer systemet i fall adress- eller datafel destabiliserar maskinen.

Matisse-processorn kommer också att ge användarna finare kontroll över aktiva kärnor. Eftersom AM4-paketet har två 8-kärniga chipletter, har du möjlighet att inaktivera en hel chiplet eller justera kärnantalet i minskningar av 2, eftersom varje 8-kärnig chiplet består av två 4-kärniga CCX (datorkomplex) , ungefär som befintliga AMD-mönster. På chiplet-nivån kan du slå ner kärnantal från 4 + 4 till 3 + 3, 2 + 2 och 1 + 1, men aldrig asymmetriskt, till exempel 4 + 0 (vilket var möjligt på första generationen Zen). AMD synkroniserar CCX-kärnantal för optimalt utnyttjande av L3-cache och minnesåtkomst. För den 64-kärniga trådgångaren som har åtta 8-kärniga chipletter kan du inaktivera chipletter så länge du har åtminstone två chipletter aktiverade.

CAKE, eller 'koherent AMD socket extender' fick en extra inställning, nämligen 'CAKE CRC performance Bounds'. AMD implementerar IFOP (Infinity Fabric On Package,) eller den icke-uttagna versionen av IF, på tre platser på 'Matisse' MCM. I / O-styrenheten har 100 GB / s IFOP-länkar till var och en av de två 8-kärnans chipletterna, och ytterligare 100 GB / s IFOP-länk ansluter de två chipletterna till varandra. För multi-socket-implementationer av 'Zen 2' kommer AMD att tillhandahålla NUMA-nodkontroller, nämligen 'NUMA-noder per uttag', med alternativ inklusive 'NPS0', 'NPS1', 'NPS2', 'NPS4' och 'Auto'.

Med 'Zen 2' introducerar AMD ett par stora nya funktioner på DCT-nivå. Den första kallas 'DRAM Map Inversion', med alternativ inklusive 'Disabled', 'Enabled' och 'Auto'. Moderkortets leverantörsbeskrivning av det här alternativet ser ut som 'Korrekt utnyttja parallelliteten i en kanal och DRAM-enhet. Bitar som bläddrar oftare bör användas för att kartlägga resurser för större parallellitet i systemet. ' En annan är 'DRAM Post Package Repair', med alternativ inklusive 'Enabled', 'Disabled' och 'Auto.' Detta nya specialläge (som är en JEDEC-standard) låter minnestillverkaren öka DRAM-avkastningen genom att selektivt inaktivera dåliga minneceller, för att automatiskt ersätta dem med arbetande sådana från ett reservområde, liknande hur lagringsenheter kartlägger dåliga sektorer. Vi är inte säkra på varför en sådan funktion utsätts för slutanvändare, särskilt från klientsegmentet. Kanske kommer det att tas bort på moderkort för produktion.

Vi har också stött på ett intressant alternativ relaterat till I / O-kontrollen som låter dig välja PCI-Express-generation upp till 'Gen 4.0'. Detta kan indikera att vissa befintliga 400-serie chipset-moderkort kan få PCI-Express Gen 4.0, med tanke på att vi undersöker ett 400-seriens chipset-moderkortets firmware. Vi har hört igenom pålitliga källor att AMD: s PCIe Gen 4.0-implementering involverar användning av externa drivrutinenheter på moderkortet. Dessa kommer inte billigt. Texas Instruments säljer Gen 3.0-återförsäljare för $ 1,5 per styck i 1 000-enheters rullkvantiteter. Säljare av moderkort måste täcka helt åtminstone $ 15-20 på sockel AM4-moderkort med Gen 4.0-kortplatser, med tanke på att du behöver 20 av dessa redrivers, en per körfält. Vi har stött på flera andra vanliga kontroller, inklusive 'RCD Parity' och 'Memory MBIST' (ett nytt självtestprogram för minne).

En av sidorna för programvaruprogrammet har titeln 'SoC Miscellaneous Control' och innehåller följande inställningar, av vilka många är industristandard:
  • DRAM-adress Kommandoparitet igen
  • Max Parity Error Replay
  • Skriv CRC Enable
  • DRAM Skriva CRC Aktivera och försök på nytt
  • Max Skriv CRC-feluppspelning
  • Inaktivera minnesfelinsprutning
  • DRAM UECC Försök igen
  • ACPI-inställningar:
    o ACPI SRAT L3-cache som NUMA-domän
    o ACPI SLIT Distansstyrning
    o ACPI SLIT-avstånds relativ avstånd
    o virtuellt avstånd från ACPI SLIT
    o ACPI SLIT samma sockelavstånd
    o ACPI SLIT fjärrkontaktavstånd
    o ACPI SLIT lokalt SLink-avstånd
    o ACPI SLIT-fjärr-SLink-avstånd
    o ACPI SLIT lokalt inter-SLink-avstånd
    o ACPI SLIT fjärrkontroll mellan SLink-avstånd
  • CLDO_VDDP-kontroll
  • Effektivitetsläge
  • Paket Power Limit Control
  • DF C-stater
  • Fast SOC P-tillstånd
  • CPPC
  • 4-länks xGMI max hastighet
  • 3-länks xGMI max hastighet
All in all, AMD Ryzen 'Matisse' promises to give advanced and enthusiast users a treasure-chest of tuning options. Thanks again to Yuri '1usmus' Bubliy, who contributed significantly to this article.